CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl project

搜索资源列表

  1. usb

    0下载:
  2. 程序说明: 本次实验控制开发板USB,与PC机进行通信,并在显示字符。 目录说明: 工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。-Procedure Note: In this experiment, control development board USB, and PC, to communicate, and display char
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:80451
    • 提供者:军军
  1. sdram

    0下载:
  2. 程序说明: 本次实验控制开发板上面的SDRAM完成读写功能。 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。 part1是使用Modelsim仿真的工程 part2是在开发斑上面验证的工程 目录说明: part1: part1_32是4m32SDRAM的仿真工程 part1_16是4m16SDRAM的仿真工程 \model文件夹里面是仿真模型 \rtl文件夹里面是源文件 \sim文
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:779102
    • 提供者:军军
  1. vhdl_main

    0下载:
  2. VHDL main project for impementing FFT algorithm
  3. 所属分类:Project Design

    • 发布日期:2017-03-27
    • 文件大小:89661
    • 提供者:Mallikarjun
  1. ddr_contrl

    0下载:
  2. DDR controller source code and test bench in VerilogHDL. It is very useful to develop DDR project.-DDR controller source code and test bench in VerilogHDL.
  3. 所属分类:Disk Tools

    • 发布日期:2017-03-29
    • 文件大小:3994
    • 提供者:leos
  1. lab5_2

    0下载:
  2. this a vhdl project on 4-bit multiplier with carry look ahead implementation and 8-bit result -this is a vhdl project on 4-bit multiplier with carry look ahead implementation and 8-bit result
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:259227
    • 提供者:LiErh
  1. BISTProject

    0下载:
  2. BIST test doing project, in verilog.
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:826786
    • 提供者:kk
  1. VHDL_fire_alarm_detection

    0下载:
  2. vhdl source code of fire detection system/fire alarm system especially for high rise building? This among the requirement :- according to my "fire detection system for tall building" project by using Spartan 3E FPGA, the vhdl program need
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:624
    • 提供者:subin
  1. CIC_Moore

    0下载:
  2. It is a complete project of Cache Interface Controller programmed in VHDL using the logic of Moore State Machine
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-19
    • 文件大小:361072
    • 提供者:Mr J
  1. project

    0下载:
  2. convolutional encoder vhdl code, rate 1/2, k=3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4381
    • 提供者:phani
  1. read_solomon

    0下载:
  2. This project implements a parameterized Reed Solomon decoder for use in OFDM wireless systems.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:6729
    • 提供者:FPGACore
  1. FPGA_SOPC_PWM

    0下载:
  2. 将此文件解压缩,会得到一个"ip"目录,将此目录放入你的项目中,就可以在sopc中import到一个叫pwm的组建了。解压缩还会得到一个C语言文件,它是与硬件配合的Nios2_C代码 -Extract this file will get an " ip" directory into this directory in your project, you can import into the sopc in the formation of a called pwm.
  3. 所属分类:Driver Develop

    • 发布日期:2017-04-01
    • 文件大小:4765
    • 提供者:于艳超
  1. RS422

    0下载:
  2. 描述了有关RS422的标准及通信协议,便于开发者的项目开发-A descr iption of the RS422 standard and communications protocol to facilitate the developer s project development
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:330218
    • 提供者:李海
  1. PS2andRS232

    0下载:
  2. 基于Verilog语言PS2接口和RS232接口的实现 有文档说明,工程实例.可用来学习Verilog语言.-Based on Verilog Language PS2 interface and RS232 interface implementation are documented, project examples. Can be used to learn the Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1770093
    • 提供者:generalj
  1. bluespec-80211atransmitter_latest.tar

    0下载:
  2. This package implements a parameterized baseband hardware logic for an 802.11a Transmitter. This project has since been subsumed by the OFDM baseband project which can also be found on opencores.-This package implements a parameterized baseband har
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:265389
    • 提供者:chaitanya
  1. PWM_GEN

    0下载:
  2. 这是Altera PWM生成的一个实例。包含project文件,源代码,仿真文件。经过验证,实际可用。-This is an example of Altera PWM generated. Contains the project files, source code, simulation files. After verification, the actual available.
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:250384
    • 提供者:洛空奇
  1. ds18b20_verilog

    0下载:
  2. 用verilog语言编写,实现DS18B20测量温度的程序,包括整个工程文件。-Using verilog language, achieve DS18B20 temperature measurement procedures, and including the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:174833
    • 提供者:pangzi
  1. cordic_atan

    5下载:
  2. 用verilog语言实现计算反正切函数,在软件无线电中解调PM/FM中使用的尤为频繁。上传的压缩包是modelsim工程,基于6.5c,里边包含一个完整的PM波产生以及解调过程的matlab文件仿真,并取其中间的I和Q支路做为verilog文件的输入,并将其借条输出与MATLAB实际解调输出作比较。 鉴相器的设计基于CORDIC算法,其精度取决于迭代的深度。由于工程实际运用只需要解调出atan值,并不需要绝对的值,所以并没有给予加权,需要的同学可以自己加上。-Calculated usin
  3. 所属分类:数学计算/工程计算

    • 发布日期:2014-01-08
    • 文件大小:80195
    • 提供者:Jorge
  1. DataAcquisitionCard

    0下载:
  2. usb2.0的高速数据采集卡ISE工程包,包括了完整的设计-usb2.0 high-speed data acquisition card ISE project package, including a complete design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1325055
    • 提供者:呵呵
  1. 79419150Zigbee-WSN

    0下载:
  2. zigbee file for project
  3. 所属分类:Communication

    • 发布日期:2017-04-05
    • 文件大小:20539
    • 提供者:atul
  1. speed_measure_on_7_segment

    0下载:
  2. Period method of frequency measuring (change constant to speed measure). DE2 Board Quartus project. Input signal on GPIO, result on 7seg, start/stop with key[0].
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:40755
    • 提供者:shaitan
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 26 »
搜珍网 www.dssz.com